|
|
钻瓜专利网为您找到相关结果 12137771个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器系统-CN202010906541.6在审
-
郑俊燮
-
爱思开海力士有限公司
-
2020-09-01
-
2021-10-12
-
G06F3/06
- 本申请公开一种存储器系统，该存储器系统可以包括：多个非易失性存储器设备，每个非易失性存储器设备包括多个存储器区域；以及控制器，被配置成将多个非易失性存储器设备中的存储器区域分组为存储器组，使得每个存储器组包括来自多个非易失性存储器设备中的每一个的至少一个存储器区域，该控制器进一步被配置成执行从第一源存储器组读取第一数据并将第一数据存储在第一目标存储器组中的第一迁移操作。控制器可以被配置成当已经针对第一源存储器组设置了标记时，以第一数据从非易失性存储器设备输出到控制器的顺序将第一数据存储在第一目标存储器组中。
- 存储器系统
- [发明专利]存储器系统-CN202210008664.7在审
-
关川静香
-
铠侠股份有限公司
-
2022-01-06
-
2023-02-17
-
G06F3/06
- 本发明的一个实施方式提供能够适当地控制对非易失性存储器的访问的存储器系统。存储器系统具备非易失性存储器和控制器。非易失性存储器至少包括存储器芯片。控制器电连接于非易失性存储器，在向非易失性存储器发送包括第1指示和第2指示的序列的情况下，当非易失性存储器满足条件时，向非易失性存储器发送第1指示，在经过了第1期间之后，向非易失性存储器发送第2指示，在非易失性存储器不满足条件的情况下，向非易失性存储器发送第1指示，在经过了与第1期间不同的第2期间之后，向非易失性存储器发送第2指示。
- 存储器系统
- [发明专利]存储器系统-CN202110637819.9在审
-
姜寭美
-
爱思开海力士有限公司
-
2021-06-08
-
2022-05-24
-
G06F3/06
- 本申请涉及一种存储器系统，该存储器系统包括存储介质和控制器。存储介质包括多个存储器区域。控制器将与写入请求相对应的数据存储到存储器区域之中的随机属性的存储器区域或顺序属性的存储器区域中，并且更新与所存储的数据相对应的逻辑到物理(L2P)信息，并且当将数据存储到随机属性的存储器区域中时，更新随机属性的存储器区域的P2L表内与所存储的数据相对应的物理到逻辑(P2L)信息。
- 存储器系统
- [发明专利]存储器系统-CN200880102814.9有效
-
高岛大三郎
-
株式会社东芝
-
2008-08-07
-
2010-08-04
-
G06F12/16
- 在闪速-EEPROM非易失性存储器中提供一种存储器系统，其可通过少量的冗余位有效消除大量的缺陷位。根据本发明实施例的一种存储器系统包括：闪速-EEPROM存储器，其中排列有多个存储器单元，其具有浮动栅极或电荷捕获层并且能够电擦除和写入数据；控制电路，其控制高速缓冲存储器和所述闪速-EEPROM存储器；以及接口电路，其与外部通信，其中在所述闪速-EEPROM存储器的存储区中存储多个组数据和多个标志数据，所述多个标志数据用于存储对于各个组数据的所有位的倒置的存在。
- 存储器系统
- [发明专利]存储器系统-CN202210008930.6在审
-
金子晃之
-
铠侠股份有限公司
-
2022-01-06
-
2023-03-10
-
G06F11/10
- 本发明的一个实施方式提供一种存储器系统，其维持低延迟，并且实现能够应对芯片故障的数据的错误校正。根据实施方式，存储器系统具备多个非易失性存储器及控制器。控制器能够与主机通信，控制多个非易失性存储器。控制器将包含从主机接收到的数据、和用来检测及校正数据错误的第1奇偶校验的数据帧，分散写入多个非易失性存储器中的N(N为2以上的自然数)个第1非易失性存储器中。控制器将第2奇偶校验写入多个非易失性存储器中除了N个第1非易失性存储器以外的第2非易失性存储器中，该第2奇偶校验是用来根据分散写入N个第1非易失性存储器中的数据帧中除了一个第1非易失性存储器以外的N‑1个第1非易失性存储器上的数据，恢复所述一个第1非易失性存储器上的数据。
- 存储器系统
- [发明专利]存储器系统-CN201810885153.7有效
-
小林弘幸;出口淳;弘原海润治;都井敬
-
铠侠股份有限公司
-
2018-08-06
-
2022-10-11
-
G06F13/16
- 本发明的一实施方式提供一种解决串列接口与存储器接口的数据传送速度不匹配，且大容量、宽频带的存储器系统。根据一实施方式，存储器系统具备第1及第2存储器、存储器控制器及桥接电路。存储器控制器发送第1数据，该第1数据是应分别写入给第1及第2存储器的数据，并且是在振幅方向及时间方向中的任一方向以上分配给对应的各存储器的区域中包含各存储器的特定比特数据。桥接电路从自存储器控制器发送的第1数据中分配给该第1存储器的区域，取出特定比特数据，控制特定比特数据向第1存储器的写入，并且将所取出的特定比特数据从第1数据去除后的第2数据，发送给控制向第2存储器的数据写入的第
- 存储器系统
|
